DFT Engineer

DFT Engineer Descrizione del lavoro Le sfide sono la nostra spinta, l'innovazione la nostra vocazione. Noi di Kandou siamo un team di professionisti appassionati e affermati che lasciano il segno nell'industria dei semiconduttori. Siamo un leader innovativo nelle soluzioni di link chip-to-chip ad alta velocità ed efficienti dal punto di vista energetico, critiche per l'evoluzione dell'industria elettronica, in continuo sviluppo per soddisfare le richieste non solo dei clienti di oggi, ma anche di domani. Se ami far parte di una scale-up high-tech e sei motivato dal superare i tuoi limiti e sfidare lo status quo, abbiamo un'opportunità per te. Siamo alla ricerca attivo di un DFT Engineer intraprendente con sede a Lausanne, Switzerland o UK Responsabilità chiave: Inserimento di MBIST gerarchico e scan, implementazione BSD ATPG pattern generation, analisi della copertura, convergenza verso metriche di copertura elevate Simulazioni di pattern con timing Definizione dei vincoli di timing della modalità di test, analisi dei report di timing e convergenza del timing Sviluppo di pattern funzionali accurati al ciclo utilizzando la metodologia IJTAG Lavorare a stretto contatto con i team di test e ingegneria di produzione per il debug e l'avvio dei dispositivi al probe e al test finale Debugging di problemi del silicio Competenze: Eccellenti capacità comunicative e forte spirito di squadra con un atteggiamento propositivo Eccellenti capacità di debugging Buone capacità di scripting per sviluppare automazione Qualifiche: 5+ anni di esperienza DFT inclusa implementazione, sviluppo di pattern di test e simulazione Esperienza comprovata nel contribuire a soluzioni DFT per design complessi Esperienza di lavoro con metodologie IJTAG Esperienza con l'inserimento di MBIST gerarchico, inserimento di scan gerarchico e metodologie di compressione scan Esperienza nella generazione di pattern ATPG per diversi tipi di modelli di guasto, analisi della copertura dei guasti e convergenza verso metriche di copertura elevate Buone capacità di debug nella simulazione di pattern con timing Esperienza con strumenti EDA standard del settore per DFT, timing e simulazione Conoscenza di System Verilog Istruzione: Bachelor of Engineering in Electronics and Electrical Engineering, Computer Engineering (equivalente o superiore) jpid86eeb54jm jpit0832jm jpiy26jm